PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-097203

(43) Date of publication of application: 09.04.1999

(51)Int.Cl.

H01C 3/00 H01C 1/14 H01C 13/00

(21)Application number: 09-253045

(71)Applicant: FUJI ELECTRIC CO LTD

(22)Date of filing:


18.09.1997

(72)Inventor: IWAIDA TAKESHI

ODA YOSHINORI MOROZUMI AKIRA

(54) SHUNT RESISTANCE ELEMENT FOR SEMICONDUCTOR DEVICE, AND METHOD OF MOUNTING IT (57)Abstract:

PROBLEM TO BE SOLVED: To provide a shunt resistance element for a semiconductor device which is high in resistance value accuracy, temperature resistance, and heat radiation characteristic, and is easily assembled into a module. SOLUTION: To sandwich a ceramics substrate 5, a sheet-like resistor 6 of measuring precision resistance material (copper alloy such as managing, constant, etc.), of a size designed so as to satisfy a specified resistance value is placed on its front surface. side, while a copper plate 7 is placed on its rear surface, which are jointed as a single body by activation metal method using silver solder, etc., while a bonding electrode part 8 for detecting current and voltage is formed at either end of the resistor, assembled by solder jointing on a substrate mounted with a semiconductor chip or on a copper base plate of a module.



LEGAL STATUS

[Date of request for examination]

08.08.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3758331

[Date of registration]

13.01.2006

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-97203

(43)公開日 平成11年(1999)4月9日


(51) Int.Cl.6	識別記号	FΙ		
H01C 3/	00	H01C 3/0	00 Z	
1/	14	1/1	4 Z	
13/	00	13/0	0 A	
_		審査請求	院請求 請求項の数4 ○L (全 4	頁)
(21)出願番号	特願平9-253045		00005234 「土電機株式会社	
(22)出顧日	平成9年(1997)9月18日	神奈川県川崎市川崎区田辺新田1番1号 (72)発明者 岩井田 武 神奈川県川崎市川崎区田辺新田1番1号		
		(72)発明者 小	(士 電機株式会社内)田 佳典 奈川県川崎市川崎区田辺新田1番1 -	身
		(72)発明者 両	:士電機株式会社内 i角 朗 ·奈川県川崎市川崎区田辺新田1番1 :	号

(54) 【発明の名称】 半導体装置用のシャント抵抗素子およびその実装方法

(57)【要約】

【課題】抵抗値精度,耐熱性,放熱性が高く,かつモジュールへの組付けが容易な半導体装置用のシャント抵抗素子を提供する。

【解決手段】セラミックス基板5を挟んでその表面側に 所定の抵抗値に合わせて設計したサイズの計測用精密抵 抗材料(マンガニン、コンスタンタンなどの銅合金)か らなるシート状抵抗体6,および裏面に銅板7を重ね合 わせて、銀ろうなどを用いた活性化金属法により一体に 接合し、かつ抵抗体の両端に電流、電圧検出用のボンディング電極部8を形成し、半導体チップを実装した基 板,あるいはモジュールの銅ベース板上に半田接合して 組付ける。



富士電機株式会社内

(74)代理人 弁理士 篠部 正治

1

【特許請求の範囲】

【請求項1】半導体装置に組み込んでその主回路電流を検出するシャント抵抗素子であって、セラミックス基板を挟んでその表面に所定の抵抗値に合わせて設計したサイズの計測用精密抵抗材料からなるシート状抵抗体,および裏面に銅板を活性化金属法により一体に接合し、かつ前記抵抗体に電流,電圧検出用のボンディング電極部を形成してなることを特徴とする半導体装置用シャント抵抗素子。

【請求項2】半導体実装用基板の回路パターン上に半導 10 体チップ, およびシャント抵抗素子を載置し、同じ半田付け工程で基板に半導体チップ, およびシャント抵抗素子を半田付けすることを特徴とする請求項1に記載のシャント抵抗素子の実装方法。

【請求項3】半導体装置の銅ベース板上に半導体チップを実装した基板,およびシャント抵抗素子を載置し、同じ半田付け工程で銅ベースに半導体実装基板,およびシャント抵抗素子を半田付けすることを特徴とする請求項1に記載のシャント抵抗素子の実装方法。

【請求項4】半導体装置の銅ベース板上に半導体チップを実装した基板を載置するとともに、該基板上にシャント抵抗素子を載置し、同じ半田付け工程で銅ベースと基板、および基板とシャント抵抗素子との間を半田付けすることを特徴とする請求項1に記載のシャント抵抗素子の実装方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、インバータ装置に適用するIGBTモジュールなどを実施対象に、半導体装置に組み込んでその主回路電流を検出するシャント 30抵抗素子、およびその実装方法に関する。

[0002]

【従来の技術】まず、図7に頭記したシャント抵抗素子を内蔵したIGBTモジュールの回路図を示す。なお、図示例はモータ運転制御用のインバータに適用した6個組のIGBTモジュールである。図において、1はIGBT、2はフリーホイーリングダイオード、3が出力電流検出用のシャント抵抗素子であり、IGBT1、ダイオード2、およびシャント抵抗素子3を半導体実装用基板(図示せず)に実装してモジュールを組み立てており、ここでシャント抵抗素子3は負荷(モータ)4に給電する出力回路に接続されている。

【0003】また、図8は前記シャント抵抗素子3の従来構造例を示すものであり、計測用抵抗材料(銅合金)の板を図示のようにU字形に曲げ加工し、その両端に形成した電極部を半導体実装用基板の回路パターンに半田付けしている。

[0004]

【発明が解決しようとする課題】ところで、前記した従来構造のシャント抵抗素子は、製作面で加工精度を上げ 50

ることが難しくて製品の抵抗値にばらつきが生じ易く、このことが電流検出精度を低める原因となっている。なお、銅ベース上に絶縁層、銅合金の抵抗層を接着剤で接合し、抵抗層にニッケルメッキを施して電流、電圧検出用のボンディング電極部を形成したチップ型の抵抗素子も知られているが、この抵抗素子は耐熱温度が低く、そのためにパワー半導体モジュールに組み付ける際の半田付け温度が制限されるなどの問題があってその取り扱い性に難点がある。

【0005】そこで、従来のシャント抵抗素子に代わるものとして、抵抗値精度、耐熱性、組立性の面に優れたシャント抵抗素子の出現が望まれている。この発明は上記の点に鑑みなされたものであり、その目的は前記要望に応えて抵抗値精度、耐熱性、放熱性が高く、かつモジュールへの組付けが容易な半導体装置用のシャント抵抗素子、およびその実装方法を提供することにある。

[0006]

【課題を解決するための手段】上記目的を達成するために、この発明のシャント抵抗素子は、セラミックス基板を挟んでその表面に所定の抵抗値に合わせて設計したサイズの計測用精密抵抗材料からなるシート状抵抗体、および裏面に銅板を活性化金属法により一体に接合し、かつ前記抵抗体に電流、電圧検出用のボンディング電極部を形成した構成とする(請求項1)。

【0007】上記のように、計測用精密抵抗材料(抵抗の温度係数が小さく、特性の経年変化が少ない)として知られている銅ーマンガン合金(マンガニン),あるいは銅ーニッケル合金(コンスタンタン)を採用し、所要の抵抗値に合わせてエッチング,プレスなどにより高精度に加工したシート状の抵抗体を、銀ロウなどを用いた活性化金属法により耐熱,伝熱性の高いセラミックス基板(アルミナ,窒化アルミニウム,窒化けい素など)に接合することにより、チップ型のシャント抵抗体として、高い抵抗値精度,並びに高温での半田付けにも耐える高い耐熱性,伝熱性が確保できる。

【0008】また、この発明によれば、前記構成のシャント抵抗素子の耐熱性を活かし、次記の実装方法を採用して半導体装置の組立工程の合理化を図ることができる。

40 (1) 半導体実装用基板の回路パターン上に半導体チップ, およびシャント抵抗素子を載置し、同じ半田付け工程で基板に半導体チップ, およびシャント抵抗素子を半田付けする(請求項2)。

【0009】(2) 半導体装置の銅ベース板上に半導体チップを実装した基板,およびシャント抵抗素子を載置し、同じ半田付け工程で銅ベースに半導体実装基板,およびシャント抵抗素子を半田付けする(請求項3)。

(3) 半導体装置の銅ベース板上に半導体チップを実装した基板を載置するとともに、該基板上にシャント抵抗素子を載置し、同じ半田付け工程で銅ベースと基板、およ

3

び基板とシャント抵抗素子との間を半田付けする (請求項4)。

【0010】上記の実装方法によりシャント抵抗素子を 半導体チップと一緒に半導体装置のモジュールに組み込 むことにより、その組立工数を削減してコストの低減化 が図れる。

[0011]

【発明の実施の形態】以下、この発明の実施の形態を図 1ないし図6に示す実施例で説明する。まず、図1(a), (b) に、この発明の実施例によるチップ型シャント抵抗 10 素子3の構造を示す。この実施例においては、アルミ ナ,窒化アルミニウム,窒化けい素などの高伝熱性セラ ミックス基板5 (基板の厚さ0.635mm) に対し、そ の表面側に銅-マンガン合金(マンガニン), あるいは 銅ーニッケル合金(コンスタンタン)の計測用精密抵抗 材料で作られた方形シート状の抵抗体6 (抵抗体の厚さ 0. 3mm, 一辺の長さ:5~10mm)を、裏面側には薄 銅板7 (厚さ0.3mmの銅箔) を重ね合わせ、銀ろうな どを用いた活性化金属法により一体に接合し、さらに抵 抗体6の両端部にニッケルなどのメッキを施して電流, および電圧検出用のボンディング電極部8を形成する。 【0012】ここで、シート状の抵抗体6は、シャント 抵抗素子の製品仕様に合わせて所定の抵抗値(例えば 65mΩ), 許容熱抵抗値(1.18℃/W以下) を確保するようにその外形サイズ、ボンディング電極部 8の引出し位置などを設計し、エッチング, プレスなど により高精度に加工する。また、セラミックス基板5に 抵抗体6を接合する方法としては、抵抗体6が銅合金で あることから、直接接合法として知られているダイレク

【0013】次に、前記構成のシャント抵抗素子3を採用した半導体モジュールの回路組立体の構造例を図2,図3に示す。なお、図中で9はIGBT1,ダイオード2を搭載した半導体実装用基板(例えばダイレクト・ボンディング・カッパー基板)、10は放熱用の銅ベース板(例えば厚さ3mmの銅板)、11は各部品の間を接合した半田層、12は各回路部品と基板の回路パターンとの間に配線したボンディングワイヤである。

どを用いた活性化金属法により接合する。

ト・ボンディング・カッパー法に代えて、銀ペーストな 30

【0014】ここで、図2の回路組立体は、シャント抵 40 抗素子3が半導体チップ(IGBT1、ダイオード2)とともに基板9の回路パターンに搭載して半田付けされている。一方、図3の回路組立体では、シャント抵抗素子3が基板9を介さずに銅ベース板10の上に直接搭載して半田付けされている。そして、図2の回路組立体において、シャント抵抗素子3を半導体実装用基板9に組付ける際には、図4で示すように基板9の上にIGBT1、ダイオード2、およびシャント抵抗素子3(図1に示した抵抗素子の銅板7を下面に向ける)をそれぞれ半田シート13を介して重ね合わせ、同じ半田付け工程で 50

基板9にIGBT1,ダイオード2,およびシャント抵抗素子3を同時に半田付け(溶融点300℃程度の半田を用いる)、その後に基板9を銅ベース板10に搭載して低温半田で半田付けする。なお、半田シート13の代わりに基板9に半田ペーストを塗布しておいてもよいで、「です方法がある。この実施例では、あらかじめIGBT1,ダイオード2を実装しておいた基板9を、半田ペースト14を塗布した銅ベース板10の上に載置するをでしてここにシャント抵抗素子3を載置し、この状態であった。としてここにシャント抵抗素子3を載置し、この状態であった。ない。な10と基板9,および基板9とシャント抵抗素子3の間を同じ半田付け工程で同時に半田接合する。ない、半田ペースト14の代わりに半田シートを用いてもよい。

【0016】一方、図5は図3の回路組立体に対するシャント抵抗素子3の実装方法を示すものである。すなわち、この実施例では半田ペースト14を塗布した銅ベース板10の上に、あらかじめ半導体チップを実装した基板9、およびシャント抵抗素子3を搭載し、同じ半田付け工程で、銅ベース板10と基板9、およびシャント抵抗素子3との間を同時に半田接合する。

[0017]

【発明の効果】以上述べたように、この発明によれば、セラミックス基板を挟んでその表面に所定の抵抗値に合わせて設計したサイズの計測用精密抵抗材料からなるシート状抵抗体,および裏面に銅板を重ね合わせて活性化金属法により一体に接合し、前記抵抗体に電流,電圧検出用のボンディング電極部を形成してシャント抵抗素子を構成したことにより、抵抗値精度,並びに耐熱性,伝熱性が高く、実使用面でも電流検出精度,信頼性に優れたシャント抵抗素子を提供することができる。

【0018】また、前記構成のシャント抵抗素子の高い耐熱性を活かして請求項2~4の実装方法を採用することにより、半田付けの工数を減らして半導体装置の組立工程の合理化、並びにコストの低減化が図れる。

【図面の簡単な説明】

【図1】この発明の実施例によるシャント抵抗素子の構造図であり、(a) は平面図、(b) は側面図

【図2】図1のシャント抵抗素子を組付けた半導体装置の回路組立体部分の構成図

【図3】図2と異なる半導体装置の回路組立体部分の構成図

【図4】図2の回路組立体に対するシャント抵抗素子の 実装方法の説明図


【図5】図3の回路組立体に対するシャント抵抗素子の 実装方法の説明図


【図 6 】図 4 と別なシャント抵抗素子の実装方法の説明 図


【図7】シャント抵抗素子を組み込んだ半導体装置の回

5

路図 抵抗体 * 6 【図8】シャント抵抗素子の従来構造図であり、(a) は 銅板 平面図、(b) は側面図 ボンディング電極部 【符号の説明】 半導体実装用基板 9 IGBT 1 10 銅ベース板 ダイオード 2 1 1 半田層 3 シャント抵抗素子 半田シート 1 3 5 セラミックス基板 半田ペースト 14







【図7】

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分

【発行日】平成14年11月8日(2002.11.8)

【公開番号】特開平11-97203

【公開日】平成11年4月9日(1999.4.9)

【年通号数】公開特許公報11-973

【出願番号】特願平9-253045

【国際特許分類第7版】

H01C 3/00 1/14 13/00

[FI]

H01C 3/00 Z 1/14 Z 13/00 A

【手続補正書】

【提出日】平成14年8月8日(2002.8.8)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】 半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】半導体装置に組み込んでその主回路電流を検出するシャント抵抗素子であって、セラミックス基板を挟んでその表面に所定の抵抗値に合わせて設計したサイズの計測用精密抵抗材料からなるシート状抵抗体,および裏面に銅板を活性化金属法により一体に接合し、かつ前記抵抗体に電流,電圧検出用のボンディング電極部を形成してなることを特徴とする半導体装置用シャント抵抗素子。

【請求項2】半導体実装用基板の回路パターン上に半導体チップ,およびシャント抵抗素子を載置し、同じ半田付け工程で基板に半導体チップ,およびシャント抵抗素

子を半田付けすることを特徴とする請求項1に記載のシャント抵抗素子の実装方法。

【請求項3】半導体装置の銅ベース板上に半導体チップを実装した基板、およびシャント抵抗素子を載置し、同じ半田付け工程で銅ベースに半導体実装基板、およびシャント抵抗素子を半田付けすることを特徴とする請求項1に記載のシャント抵抗素子の実装方法。

【請求項4】半導体装置の銅ベース板上に半導体チップを実装した基板を載置するとともに、該基板上にシャント抵抗素子を載置し、同じ半田付け工程で銅ベースと基板,および基板とシャント抵抗素子との間を半田付けすることを特徴とする請求項1に記載のシャント抵抗素子の実装方法。

【請求項5】所定の抵抗値に合わせて設計したサイズの 計測用精密抵抗材料からなるシート状抵抗体をセラミッ クス基板の一方の面に、銅板を前記セラミックス基板の 他方の面に活性化金属法により一体に接合し、かつ前記 抵抗体に電流、電圧検出用のボンディング電極部を形成 してなるシャント抵抗素子と、主回路を構成する半導体 チップとを備え、前記シャント抵抗によって主回路電流 を検出することを特徴とする半導体装置。

【請求項6】請求項5に記載の半導体装置において、前 記半導体チップを搭載した基板若しくは該基板を実装す る銅ベース板上に前記シャント抵抗を実装したことを特 徴とする半導体装置。